芯片測(cè)試的目的是快速了解它的體質(zhì).
大公司的每日流水的芯片就有幾萬(wàn)片, 測(cè)試的壓力是非常大. 當(dāng)芯片被晶圓廠制作出來(lái)后, 就會(huì)進(jìn)入Wafer Test的階段. 這個(gè)階段的測(cè)試可能在晶圓廠內(nèi)進(jìn)行, 也可能送往附近的測(cè)試廠商代理執(zhí)行. 生產(chǎn)工程師會(huì)使用自動(dòng)測(cè)試儀器(ATE)運(yùn)行芯片設(shè)計(jì)方給出的程序, 粗暴
通過(guò)了Wafer Test后, 晶圓會(huì)被切割. 切割后的芯片按照之前的結(jié)果分類. 只有好的芯片會(huì)被送去封裝廠封裝. 封裝的地點(diǎn)一般就在晶圓廠附近, 這是因?yàn)槲捶庋b的芯片無(wú)法長(zhǎng)距離運(yùn)輸. 封裝的類型看客戶的需要, 有的需要球形BGA, 有的需要針腳, 總之這一步很簡(jiǎn)單, 故障也較少. 由于封裝的成功率遠(yuǎn)大于芯片的生產(chǎn)良品率, 因此封裝后不會(huì)測(cè)試.
封裝之后, 芯片會(huì)被送往各大公司的測(cè)試工廠, 也叫生產(chǎn)工廠. 并且進(jìn)行Final Test. 生產(chǎn)工廠內(nèi)實(shí)際上有十幾個(gè)流程, Final Test只是第一步. 在Final Test后, 還需要分類, 刻字, 檢查封裝, 包裝等步驟. 然后就可以出貨到市場(chǎng).
Final Test是工廠的重點(diǎn), 需要大量的機(jī)械和設(shè)備. 它的目的是把芯片嚴(yán)格分類. 以Intel的Soc來(lái)說(shuō), 在Final Test中可能出現(xiàn)這些現(xiàn)象:
1. 雖然通過(guò)了Wafer Test, 但是芯片仍然是壞的.
2. 封裝損壞.
3. 芯片部分損壞. 比如CPU有2個(gè)核心損壞, 或者GPU損壞, 或者顯示接口損壞等
4. 芯片是好的, 沒有故障
這時(shí), 工程師需要和市場(chǎng)部一起決定, 該如何將這些芯片分類. 打比方說(shuō), GPU壞了的, 就被當(dāng)做無(wú)顯示核心的"賽揚(yáng)"系列處理器. 比如CPU壞了2個(gè)的, 就當(dāng)"酷睿i3"系列處理器. 芯片工作正常, 但是工作頻率不高的, 就當(dāng)"酷睿i5"系列處理器. 一點(diǎn)問(wèn)題都沒有的, 就當(dāng)"酷睿i7"處理器.
那這里的Final Test該怎樣做?
Final Test可以分成兩個(gè)步驟: 1. 自動(dòng)測(cè)試設(shè)備(ATE). 2. 系統(tǒng)級(jí)別測(cè)試(SLT). 2號(hào)是必要項(xiàng). 1號(hào)一般小公司用不起.
ATE的測(cè)試一般需要幾秒, 而SLT需要幾個(gè)小時(shí). ATE的存在大大的減少了芯片測(cè)試時(shí)間.
ATE負(fù)責(zé)的項(xiàng)目非常之多, 而且有很強(qiáng)的邏輯關(guān)聯(lián)性. 測(cè)試必須按順序進(jìn)行, 針對(duì)前列的測(cè)試結(jié)果, 后列的測(cè)試項(xiàng)目可能會(huì)被跳過(guò). 這些項(xiàng)目的內(nèi)容屬于公司機(jī)密, 我僅列幾個(gè): 比如電源檢測(cè), 管腳DC檢測(cè), 測(cè)試邏輯電路(一般是JTAG)檢測(cè), 高壓烤片, 物理連接層PHY檢測(cè), IP內(nèi)部檢測(cè)(包括Scan, BIST, Function等), IP的IO檢測(cè)(比如DDR, SATA, PLL, PCIE, Display等), 輔助功能檢測(cè)(比如熱力學(xué)特性, 熔斷等).
這些測(cè)試項(xiàng)會(huì)給出Pass/Fail, 根據(jù)這些Pass/Fail來(lái)分析芯片的體質(zhì), 就是測(cè)試工程師的工作.
SLT在邏輯上則簡(jiǎn)單一些, 把芯片安裝到主板上, 配置好內(nèi)存, 外設(shè), 啟動(dòng)一個(gè)操作系統(tǒng), 然后用軟件烤機(jī)測(cè)試并記錄結(jié)果并比較. 另外還要檢測(cè)BIOS相關(guān)項(xiàng)等.